112단 3D 낸드 플래시 개발한 웨스턴디지털과 키옥시아

낸드 플래시의 저장 용량을 늘리기 위해서 하나의 셀에 더 많은 비트를 저장하는 방법과 함께 이러한 셀을 여러 단 쌓아 올리는 기술을 개발해 왔습니다. 여러 낸드 플래시 메모리 업체들은 이러한 단을 최대 128단까지 올린 낸드 플래시를 발표했는데, 웨스턴디시털은 112단까지 올린 낸드 플래시를 발표했습니다.

웨스턴디지털은 5세대 BiCS 디자인으로 112단까지 올린 낸드플래시를 키옥시아(Kioxia)와 함께 개발했다고 발표했습니다. 앞서 웨스턴디지털과 키옥시아는 BiCS 4에서 96단 낸드 플래시를 설계했는데, 이번 112단 낸드 플래시는 두 회사의 2세대 제품인 셈입니다.

112단의 5세대 BiCS 3D 낸드 플래시는 모듈당 512기가비트의 용량을 갖고 있습니다. 이 낸드 플래시는 56개의 활성층으로 구성된 두 개의 스택을 연결한 형태지만, 종전 96단 대비 늘어난 층의 비율은 16%이나 웨이퍼당 비트의 밀집도는 40%가 높아졌다는군요. 셀 구조는 TLC지만, QLC도 이 적층 기술로 구현될 것이라고 합니다.

이 낸드 플래시는 당장 상용화되는 제품이 아니라 이제 기술 개발을 완료했고, 이번 분기부터 샘플을 출하합니다. 때문에 관련 부품을 적용한 SSD와 플래시 메모리 제품군은 2020년 말에 볼 수 있을 것으로 보입니다.

The post 112단 3D 낸드 플래시 개발한 웨스턴디지털과 키옥시아 appeared first on techG.

from techG http://techg.kr/26760/
via IFTTT